基于可编程器件的倒计时牌软件设计

文档编号:DQ031    文档字数:16162,页数:37

摘要

 随着数字集成技术和电子设计自动化(Electronic Design Automation EDA)技术的迅速发展，数字系统设计的理论和方法也在相应地变化和发展着。应用可编程逻辑器件（Programmable Logic Device PLD）实现数字系统设计和单片系统的设计，是目前利用EDA技术设计数字系统的潮流。本设计以EPM7096QC100-7,EPM7032LC44-6等器件为中央处理器，结合外围有关器件来实现数码管的倒计时功能。并以EPF10K10为例，从器件的结构、功能、使用语言VHDL、及其程序的烧入四个方面来阐述可编程器件使用的方便可靠与灵活高速。并且在阐述MCU在应用过程中的局限性的基础之上，阐述CPLD/FPGA器件在未来应用当中的优势。本设计是基于ALTERA公司生产的FPGA器件EPF10K实现倒计时控制功能的数字系统设计，通过系统硬件设计，VHDL语言编程、仿真调试和程序下载，对EDA技术的应用和实践及可编程器件的应用进行探索和实践。
 
关键词 EDA、可编程器件FPGA/CPLD、VHDL（硬件描述语言）、MaxplusⅡ、仿真、倒计时

Abstract

 Go along with the development of Digital Integrated Technology and Electronic Design Automation (EDA),the theory and method of digital system design have developed correspondingly. At present, it is the first class in the world that the design of digital system and single chip system using CPLD. In this design, with the EPM7096QC100-7 EPM7032LC44-6 (CPLD device made by ALTERA company)as CPU and other outside corresponding device to produce a timer showed by the digital diodes. Take the EPM7032LC44-6 for example, take  the structure 、function、language VHDL and programming of it’s procedure to elaborate CPLD’s Convenience and vividness. Above of all, based on elaborating the usage blemish of MCU ,we can find the usage advantage of CPLD/FPGA in the future.

Key words  EDA、FPGA、CPLD、VHDL、MaxplusⅡ、in syetem programmable、simulater、countdown

目  录
1.  绪论 1
1.1  EDA技术 1
1.1.1 EDA简介 1
1.1.2 EDA的发展历史 2
1.1.3 EDA的应用 3
1.2  基于EDA的复杂可编程逻辑器件(CPLD)的开发 4
1.3  VHDL简介 5
1.4  基于CPLD器件的现代数字系统设计方法 6
1.5  MaxplusⅡ的介绍 8
2.  利用复杂可编程器件设计的倒计时牌 10
2.1  产品的实现功能与特点 10
2.2  综合计时电路 11
2.2.1 分频器模块 12
2.2.2 Cnt60计秒，分模块 13
2.2.3 计时模块 15
2.2.4 计天模块 16
2.3  控制模块 18
2.4  显示模块 19
2.4.1 显示控制电路 19
2.4.2 显示译码电路 22
2.5  系统总体组装电路的设计 24
3.  系统的硬件说明 25
3.1  电源模块 25
3.2  显示模块 25
3.3  系统的设计技巧分析 26
3.4  改进思路 26
4．  工作总结 27
致谢 28
参考文献 29
附录Ⅰ  子模块VHDL语言 30

相关论文