文档编号:JD826 文档字数:5226,页数:14 4路数字抢答器设计 摘 要:本文介绍了一种用74系列常用集成电路设计的高分辨率的4路抢答器。该抢答器为全数字集成电路设计,具有分组数多、分辨率高等优点。该抢答器除具有基本的抢答功能外,还具有优先能力、定时功能及复位功能。主持人通过控制开关使抢答器达到定时、复位的功能。电路主要由4D型锁存器、与非门构成的环形振荡器、逻辑控制电路、定时电路组成。与非门构成的可控环形振荡器由于没有外接任何元件,它依靠门电路自身的延迟时间而形成振荡,因此,其振荡频率很高,为提高抢答组之间的分辨时间提供了条件。
Design of Digital Race Answering Device
|
| |
上一篇:基于AVR单片机幅度可调的DDS信号.. | 下一篇:基于AT89C51的电话远程控制系统 |
推荐论文 | 本专业最新论文 |
Tags:数字 设计 | 2009-11-09 09:31:38【返回顶部】 |