fo=fc*FSW/2N
DDS频率分辨率为
△fo= fc/2N
由于DDS的输出最大频率受奈奎斯特抽样定理限制，所以
fmax=fc/2N
常用的可编程DDS的结构如图所示。改DDS系统的核心是相位累加器，它由两个加法器Σ和一个N位相位寄存器组成，N一般为24—32位。每来一个时钟fc，相位寄存器以步长M增加。相位寄存器的输出与相位控制字相加，然后输入到正弦查询表地址上。正弦查询表包含一个周期正弦波的数字幅度信息，每个地址对应正弦波中 范围的一个相位点。正弦查询表把输入的地址相位信息映射成正弦波幅度信号，驱动DAC，输出模拟量，相位寄存器每经过 /M个fc时钟后回到初始状态，相应地正弦查询表经过一个循环回到起始位置。整个DDS系统输出一个正弦波。
输出的正弦波周期为
To=Tc2N/M
输出频率为
fo=Mfc/2N
频率分辨率为
△fo= fc/2N
图3.2
一个频率/相位/幅度可编程DDS结构如图所示。其中，参考信号为高稳定的晶体振荡器，其输出为DDS各部分提供同步信号：相位累加器是DDS的核心，由一个N位字长的二进制加法器和一个由时钟fc取样的N位寄存器组成，作用是对频率控制字K进行线性累加；波形存储器中所存储的是一张函数波形查询表，对应不同的相位序列对波形存储器寻址，得到一系列离散的幅度编码。该幅度编码经D/A转换后得到对应的阶梯波，最后经低通滤波器平滑后可以得到所需的模拟波形。设相位累加器字长为N，则DDS输出频率fo和频率最好分辨率△fmin为
fo=K*fc/2N
△fmin=fc/2N
通过改变相位控制字P可以控制输出信号的相位参数。令相位加法器的字长为M，当相位控制字由0跃变到P（P≠0）时，波形存储器的输入为相位累加器的输出与相位控制字P之和，因而其输出的幅度编码相位会增加2
使最后输出的模拟信号产生相移。相移最小步进Pmin主要取决于相位加法器的字长，最小相移分辨率△Pmin则取决于相位累加器的字长N，其计算公式为
Pmin=2M
△Pmin= 2N
DDS输出信号的幅度可通过在波形存储器之后插入一个数字相乘器来实现，幅度控制字A起到对波形存储器的输出幅度编码进行加权的作用。
由以上分析可以知道，当DDS的相位累加器字长和相位加法器字长固定后，通过改变K,P和A可以有效地控制DDS输出模拟信号的频率，相位和幅度。如上页图2.3所示的DDS是一个全数字结构的开环系统，无反馈环节，因此速度极快，一般都在ns量级。
图3.3
由于DDS为全数字结构，因此导致DDS存在致命缺陷，即杂波分布广泛。当杂波落入输出频带内，则无法滤除。杂波主要是由于数字器件的非理想特性而带来的幅度量化误差和相位截断等因素所致。其主要杂波分量遵循奈奎斯特抽样定理，杂波分量出现在参考频率与输出频率的组合处，即nfc±fo（n＝0，±1，±2……）处。如图7.1.4所示，在fo处的杂波信号最强，距输出信号频率最近的杂波分量为fc—fo。
这里插入图7.1.4
3.2频率合成器的主要技术指标
由于频率合成器的应用范围比较广泛，不同用途的频率合成器其性能要求差别很大，因此很难用统一的一系列指标来表征频率合成器的性能。这里仅介绍在通信机中使用的频率合成器的主要技术指标。
1）.频率范围
频率范围是指频率合成器输出最低最低频率fomin和最高fomax之间的变化范围，也可以用频率覆盖系数来表示，即
k=fomax/fomin 这个公式有待改进
r如果k>2－3时，一般VCO是很难满足这一输出频率范围的。实践中可以把整个频段分为几个分波段，每个分波段由一个VCO来满足分波段频率范围。
2 ) 频率分辨率△fo——输出频率间隔
频率分辨率△fo 是指相邻两个输出频率之间的间隔，故也称之为输出频率间隔，或频率步进间隔。
在通信系统中，希望波段内的频率通道尽可能多，以满足通信的要求，所以，希望△fo 尽可能小。目前PLL频率合成器可以做到△fo 为100KHz，10 KHz 或1 KHz ；而DDS合成器则可以做到1Hz以下。
3） 频率准确度和稳定度
频率准确度是指频率合成器的实际输出频率偏离标称频率的程度。标称频率是指国际和国内统一定标的基准频率。
频率稳定度是指在一定时间间隔内合成器输出频率的变化大小。频率准确度和稳定度之间既有区别也有联系，只有稳定了才能准确。在实践中，通常将输出频率相对于标称频率的偏差也计在不稳定偏差之内，所以只提出一个频率稳定度指标即可。
频率稳定度可以分为长期稳定度，短期稳定度和瞬时稳定度，但其间无严格的界限。长期稳定度是指一年、一个月内的频率变化，主要由晶体和元器件老化所决定。短期稳定度是指日、小时内的频率变化，主要影响因素是内部电
首页 上一页 1 2 3 4 5 6 7 下一页 尾页 3/19/19
数字频率信号源设计(三)由毕业论文网（www.huoyuandh.com）会员上传。
